当本年代，半导体职业的比赛可谓白热化，台积电、三星和英特尔等巨子都在争相展现3nm、2nm先进工艺的技能打破。这场超精密晶体管制作比赛的反面，是对芯片工艺制程新年代的追逐，以及摩尔定律极限的应战。

GAA、High-NA、先进封装等一系列立异技能，在为摩尔定律续命之余，越来越多的研讨者近年来开端重视起一个新的技能方向——晶圆反面供电（Backside power delivery networks ，BSPDN）。

与EUV光刻机相似，BSPDN被视为持续开发更精密工艺节点技能的根本技能，估计将成为*芯片晶圆厂的又一个比赛高地。

近来，韩国芯片巨子三星声称要活跃布局反面供电网络技能，并宣告将此导入逻辑芯片的开发蓝图。一起，英特尔、台积电等晶圆制作大厂也都在活跃布局反面供电技能。

那么，遭到业界大厂广泛追捧的反面供电技能是什么？将在摩尔定律中起到什么效果？

01 详解反面供电的优势与价值

曩昔多年来，芯片制作从最小的元件——晶体管开端，然后需求树立越来越小的线路层，用于衔接晶体管与金属层，这些线路被称为信号互连线，傍边还包括给晶体管供电的电源线。当芯片的裸片制作完结后，还需求把它翻转并封装起来对裸片进行维护，并供给了与外部的接口，使其真实成为一个商用化的芯片。

可是，跟着摩尔定律的演进，晶体管越来越小，密度越来越高，仓库层数也越来越多，或许需求穿过10-20层仓库才能为下方的晶体管供给供电和数据信号，导致互连线和电源线共存的线路层变成了一个越来越紊乱的网络。一起，电子在向下传输的进程中，会呈现IR压降现象，导致电力丢失发生。

除了电力丢失之外，PDN占用的空间也是一个问题。现在芯片内部的电源线路，在布线杂乱的后段制程上，往往占有了至少20%的绕线资源，怎么处理信号网络跟供电网络之间的资源架空问题，使元件进一步微缩，变成芯片规划者所面对的首要应战之一。

对此，业界开端探究把供电网络转移到芯片反面的或许性。

反面供电技能（BSPDN）将原先和晶体管一起排布的供电网络直接转移到晶体管的反面从头排布，也是晶体管三维结构上的一种立异，该技能能够在增加单位面积内晶体管密度的一起，防止晶体管和电源网络之间的信号搅扰，减轻线路后端的布线拥塞并供给电源功能优势，增强芯片的可靠性。

背部供电技能是一项运用于先进半导体的立异技能，旨在更好地发掘晶圆反面空间的潜力。但要把PDN从芯片正面转移到反面，需求两项要害技能，分别是埋入式电源轨(BPR)与纳米硅穿孔(nTSV)，

晶圆制作进程将先制作正面的晶体管，然后增加互联层，然后将晶圆回转，并对反面进行打磨减薄，在经过纳米硅穿孔（TSV）技能在晶圆反面进行制作供电网络，并与埋入式的电源轨衔接。

其间，埋入式电源轨是一种微缩化技能，能够进一步下降标准单元的高度，并减缓IR压降问题。这些电源轨是埋在电晶体下方的导线，一部份藏在硅基板内，另一部份则在浅沟槽阻隔氧化层内。它们替代了传统后段制程在标准单元布下的电源线与接地线。

运用埋入式电源轨进行反面供电

在2019年的IEEE世界电子研讨会议上，IMEC携手Arm猜测反面供电技能所能带来的效能晋级。Arm在其开发与选用先进规划规矩的CPU上进行模仿，并比较“传统供电”、“晶圆正面供电结合埋入式电源轨”、“反面供电调配纳米硅穿孔与埋入式电源轨”这三种供电网络办法的好坏。

Arm研讨人员发现BPR自身能够构建一个比一般前端供电网络功率高40%的电力网络。就供电功率的成果来看，第三种显着胜过其它办法，与传统的正面供电网络比较，芯片电压损耗大幅下降7倍。

总结来看，反面供电技能将带来天壤之别的芯片功能前进：

改进物理规划。反面供电能够大幅削减DRC违规和时序拥堵，前进芯片利用率达85%以上。

金属线长减缩。反面供电在M1-M3层可完结30-50%的金属线长减缩,这将转化为时钟功耗下降、缓冲器数量削减和自动功耗下降。

IR Droop效应显着下降。反面供电能够完结更低的电源网格密度，IR降从50mV下降到20mV，大幅改进芯片功能。

体系级方针前进。线长削减和IR下降将带来时钟功耗削减15-20%、面积减缩15%的体系级优势。据称，与传统供电技能（FSPDN）比较，BSPDN的功能前进了44%，能效前进了30%。

本钱下降。经过将电源分配到反面，下面的金属层将构成一个更宽松的间隔，这意味着能够削减EUV光刻次数，下降本钱。

许多优势加持下，使反面供电成为了当时抢手的技能议题。

02 代工三巨子，加码反面供电技能

台积电、三星、英特尔等芯片大厂都在活跃布局反面供电网络技能，并宣告将导入先进逻辑芯片的开发蓝图。

三星BSPDN开发方案曝光

除了率先向GAA晶体管的转型外，反面供电技能也是三星追逐先进制程的一个杀手锏。

据ETNews报导，三星电子代工部分首席技能官Jung Ki-tae Jung在最近举行的论坛上宣告“咱们方案在2027年将BSPDN运用于1.4nm工艺”。

依据TheElec和三星在本年VLSI研讨会上的讲演陈述，与传统的前端供电网络比较，新的反面供电网络（BSPDN）办法成功地将所需的晶圆面积削减了14.8%，芯片能具有更多空间，公司可增加更多晶体管，前进全体功能；一起布线长度削减了9.2%，有助于下降电阻、使更多电流经过，然后下降功耗，改进功率传输情况。

三星电子相关人士表明：“选用反面供电技能的半导体的量产时刻或许会依据客户的日程安排而改动。”三星电子方针是在2025年量产2nm工艺，先于1.4nm工艺。据称，三星现在正在对反面供电技能的运用进行客户需求查询。

英特尔先声夺人

三星并非*家要选用反面供电技能的芯片厂商。

英特尔显着也看到了反面供电技能带来的许多优点，在BSPDN技能上的推进最为活跃。

英特尔将自家的BSPDN称为PowerVia。不久前，英特尔发文介绍了PowerVia反面供电技能，该技能可协助完结下降功耗、前进功率和功能，满意不断增加的算力需求。此外，反面供电技能也前进了规划的简易性。

在2023年VLSI研讨会上，英特尔展现了制作和测验其反面供电处理方案PowerVia的进程，并发布已经有杰出功能的测验成果。据介绍，电源线本来或许占有芯片上面20%的空间，可是PowerVia反面供电技能节省了这一空间，也意味着互连层能够变得更宽松一些。

据了解，英特尔团队还特别制作了“Blue Sky Creek”测验芯片来证明这种办法，证明经过反面供电技能，电源线和互连线能够别离开来，并做得线径更大，以一起改进供电和信号传输。

测验成果显现，芯片大部分区域的标准单元利用率都超越90%，渠道电压下降了30%，并完结了6%的频率增益，一起单元密度也大幅增加，并有望下降本钱。PowerVia测验芯片也展现了杰出的散热特性，契合逻辑微缩预期将完结的更高功率密度。

作为大幅*比赛对手的反面供电处理方案，PowerVia让包括英特尔代工服务（IFS）客户在内的芯片规划公司能更快地完结产品能效和功能的前进。

依据英特尔PowerVia反面供电技能的官方介绍，英特尔将在Intel 20A（2nm）将是英特尔*选用PowerVia反面供电技能及RibbonFET全盘绕栅极晶体管（RibbonFET是英特尔对GAA晶体管的完结）的节点，估计将于 2024 年上半年完结出产预备就绪，运用于未来量产的客户端ARL渠道，现在正在晶圆厂发动步进（First Stepping）。

英特尔制程工艺路线图（来历：英特尔）

这是Pat Gelsinger和英特尔对其架构的一次斗胆测验。关于英特尔来说，在台积电之前选用PowerVia，经过运用RibbonFET 来做到这一点。这或许是在先进工艺上从头夺回*的机会。

到时，英特尔在芯片规划和制程技能立异方面或将处于职业*位置。

台积电略显保存

相关于英特尔来说，台积电对BSPDN技能的运用愈加保存。台积电挑选的BSPDN完结办法是一种低杂乱度的埋入式电源轨，这种技能成功率比较高，由于能够在现有的东西上完结。

在台积电2023年技能研讨会上，其泄漏N2P制程将经过反面供电技能削减IR Drop和改进信号，将功能前进10%-12%，并将逻辑面积削减10%-15%。

但关于怎么施行反面供电网络技能，台积电并没有过多的泄漏。但台积电从前介绍过3D IC封装技能SoIC，这是他们完结反面供电的一个很重要的条件预备。

有商场音讯称，台积电按期2025年上线2nm制程，2025年下半年在新竹市宝山乡量产，方案2026年推出N2P制程，这个制程将选用BSPDN技能。

反面供电优势显着，应战仍在

尽管从FSPDN到BSPDN的改变听起来很有期望，且优势显着，但BSPDN间隔真实商用还有必定间隔。

真实的反面供电网络的完结伴跟着额定的技能杂乱性。一方面，反面供电技能需求一种专用的晶圆减薄工艺以及处理将器材晶圆反面电衔接到正面的纳米硅通孔 (nTSV) 的才能。

另一方面，完结晶圆反面电源供给需求在晶圆反面增加金属层（反面电极），但反面电极的的加工和规划并不像正面那样简略，由于反面电极和正面电路之间存在物理和电学妨碍，因而有必要进行具体的物理和电学模仿和规划。

此外，反面供电技能还存在调试、散热和规划等方面的技能应战。

调试和查看是BSPDN最风趣的问题之一。英特尔称其为“黑天鹅"事情，由于调试的许多东西都有必要从头开端创立，一切调试东西和EDA规划东西都是为前端规划而规划的。相关厂商不只要弄清楚怎么出产该工艺，还要弄清楚怎么扩展该工艺。

热办理是另一个巨大的应战，温度是人们对反面电源一向忧虑的问题之一，由于晶体管的埋层将更难冷却，并且层数越多，问题就越多。

三星在研讨会上还提出了施行反面供电传输模型的*应战之一，即与BSPDN相关的拉伸强度或许会下降。在实践运用时，BSPDN能够削减拉应力效果和硅通孔电极（TSV），导致与金属层别离。

三星表明，这个问题能够经过下降高度或加宽TSV来处理，但在正式宣告处理方案之前需求进行具体的研讨和测验。要成功运用BSPDN技能，还需求在信号和电力线衔接方面获得更多前进。除了上述之外，还需求在化学机械抛光 (CMP) 技能方面获得前进，当时的CMP施行用于从晶圆反面去除5-10微米的“峰谷”，而施行BSPDN或许需求一种新的办法来抛光晶圆而不损坏底层功率元件。

03 写在最终

反面供电技能的呈现，成为了鄙人一代光刻机呈现之前连续摩尔定律的一大要害，芯片打破3nm/2nm的要害技能之一。

不难发现，反面供电网络技能已成为曩昔几年在整个芯片制作职业悄然开展的技能概念，估计未来一切*的芯片晶圆厂都将转向该技能。

从现在各企业开展和投入力度来看，英特尔正在领衔反击，三星和台积电则发展稍慢。

假如英特尔由于没有更早运用EUV 失掉了对台积电的*优势，那么台积电也或许会由于没采纳活跃的规划行动来前进功能而失掉*优势。跟着三星的参加，三家在先进制程上比赛的代工厂悉数参加了BSPDN的研讨，这也意味着BSPDN或许会成为一个巨大的拐点。

除了晶圆制作公司，上游的设备公司也在BSPDN范畴展开了研讨。运用资料公司与BESI协作推出的Die-to-Wafer东西，Tokyo Electron供给了一种新Wafer to Wafer东西。这些商场是巨大的增量增加驱动力，反面供电布线的设备估计将以现在晶圆制作的设备3倍的增加速度增加。

整体而言，BSPDN技能的运用将推进半导体工艺的进一步开展，为职业带来更高的功率和功能。英特尔、三星电子、台积电，以及产业链企业等都在不断尽力寻求技能打破，以保持在比赛剧烈的半导体商场中的*位置。跟着时刻的推移，咱们等待看到更多关于BSPDN技能的开展和运用。